Hobo: Baugruppe 8 - Funktionsweise
Datenblätter
- AD9834: 20 mW Power, 2.3 V to 5.5 V, 75 MHz Complete DDS, (Stand Apr. 2010)
- TODO: Datenblatt IQXO
Schaltplan
Hier ist nochmal der Schaltplan aus dem Handbuch. Allerdings ist er selbstgemalt --- mein erster Schaltplan mit Eagle. Die Anordnung der Bauteile hat sich gegen dem Original geändert, da die AD9834-Vorlage für Eagle dies erforderte. So gesehen ist meine Version also etwas unübersichtlicher. Das wird aber hoffentlich durch die Pin-Bezeichnungen wettgemacht, die ich hinzugefügt habe.
Blockschaltbild AD9834
(Versuch einer) Beschreibung
Bitte beachten: diese Beschreibung basiert darauf, wie ich die Schaltung und den AD9834 verstehe. Möglicherweise verstehe ich etwas falsch, in dem Fall wäre ich über einen Rückläufer dankbar.
- in der Spannungsversorgung gibt es drei voneinander unabhängige LC-Glieder, die eine weitere Glättung der Spannung. Zwei sorgen für Glättung von AVDD und DVDD. Das dritte entkoppelt das VCC vom Quarz-Oszillator.
Jetzt mal eine Beschreibung der Beschaltung des AD9834.
- DVDD, AVDD, DGND, AGND: der DDS-Chip unterstützt die Trennung zwischen digitaler und analoger Stromversorgung. Dieses Feature wird in dieser Schaltung nicht verwendet. Naja, fast nicht: DVDD, AVDD bekamen eigene Sieb-Glieder.
- COMP: das Pin dient zum Entkoppeln eines Bias des D/A-Wandlers. Noch verstehe ich aber nicht, was damit gemeint ist. Das Signal wird scheinbar nicht gebraucht und wird entkoppelt.
- REFOUT der AD 9834 hat einen integrierte 1.2 Volt Spannungsreferenz. Dessen Ausgang wird nicht verwendet und abgeblockt. Im Datenblatt wird dazu allerdings 10 nF vorgeschlagen.
- SLEEP: wenn high, wird dem D/A-Wandler der "Saft" abgeschaltet.
- FS_ADJUST: die Ausgangsamplitute wird via FS_ADJUST mit den im Datenblatt vorgeschlagenen 6k8 Ohm-Widerstand auf 1.2V eingestellt.
- IOUT, IOUTB: von den beiden Ausgangssignalen wird nur eines verwendet. Der im Datenblatt erwähnte 20 pF Kondensator gegen AGND zur Verhinderung von "Clock-Feedthrought" fehlt. Bei Clock-Feedthrought würde man das Eingangssignal (50 MHz) am Ausgangssignal sehen. Da im Hobo hinter IOUT im Bandmodul ein Bandpass (TODO: nachprüfen) kommt, konnte man den Kondensator wohl einsparen. Abgesehen davon habe ich mit dem Funkmessplatz HP 8920A kein 50 MHz Signal am IOUT gefunden.
- VIN: ein Eingang zum Comparator. Damit soll man ein Rechteck statt einem Sinus am Ausgang erzeugen können. Ich wundere mich ein wenig, daß dieser Eingang "in der Luft schwebt", da möchte ich nochmals den Unterschied zum Datenblatt verstehen. Dort wird IOUT über einen L/C-Integrator an VIN zurückgeführt. Ich vermute, daß dies ein Sinus ergibt, und ein fester Eingang ergibt ein Rechtecksignal. Der offene Eingang wird wahrscheinlich nicht stören, da über das kleine Pin wohl wenig einstrahlen kann.
- SIGN_BO: "Sign Bit Out": hier kann je nach interner Programmierung ein Sign-Bit oder der Ausgang eines internen Vergleichers ausgegeben werden. Damit hätte man einen groben Taktausgang.
- CAP/2.5V: Falls VDD größer als 2.7 Volt ist, erzeugt der AD 9834 sich 2.5 mit einem internen Spannungsregler. Dazu braucht er einen Abblock-Kondensator von 100 nF an diesem Pin. Die UniDDS-Schaltung blockt zusätzlich noch mit einem 10 nF-Kondensator ab.
- MCLK: Eingangssignal mit 50 MHz aus dem Clock-Oszillator.
- FSELECT: das Pin könnte man zur Frequenzumtastung verwenden, denn damit kann man dem Chip sagen, ob er das Register FREQ0 oder FREQ1 verwenden soll.
- PSELECT: steuert, ob das PHASE1 oder PHASE2-Register verwendet werden soll.
- RESET: ein High würde alle internen Register auf Null setzen.
- SDATA, SCLK und FSYNC: diese drei Pins stellen einen seriellen Bus dar, mit dem die Steuerung den DDS einstellen kann.
